PATENT ABSTRACTS OF JAPAN

(11)Publication number:

07-140933

(43) Date of publication of application: 02.06.1995

(51)Int.Cl.

Searching PAJ

G09G 3/36

G02F 1/133

(21)Application number: 05-286650

(71)Applicant : SANYO ELECTRIC CO LTD

(22)Date of filing:

16.11.1993


(72)Inventor: MARUSHITA YUTAKA

(54) METHOD FOR DRIVING LIQUID CRYSTAL DISPLAY DEVICE

(57) Abstract:

PURPOSE: To provide a driving method capable of enhancing animation resolution and providing a high dignity image without lowering vertical resolution in an active matrix liquid crystal display device.

CONSTITUTION: This method is the driving method for the liquid crystal display device constituted so that when the active matrix liquid crystal display device 11 is driven, a reset signal is supplied to gate drivers 5A, 5B at an optional period in a frame interval, and a gate signal to at least one row thin film transistor is made a high level, and the thin film transistor is made on state, and simultaneously impressing the reset signal or a reset data signal with an optional fixed voltage level, the display of a pixel connected to the thin film transistor made on state is refreshed.



* NOTICES *

JPO and INPIT are not responsible for any damages caused by the use of this translation.

- 1. This document has been translated by computer. So the translation may not reflect the original precisely.
- 2.**** shows the word which can not be translated.
- 3.In the drawings, any words are not translated.

CLAIMS

[Claim(s)]

[Claim 1]A thin film transistor is connected to each pixel which consists of liquid crystals as a switching element, In a drive method of an interlace system of an active matrix type liquid crystal display which connects a gate electrode of said thin film transistor to a scanning line, and connects sauce or a drain electrode to the data line, arbitrary cycles in a frame period, A drive method of a liquid crystal display impressing a reset signal or a signal of a prescribed voltage level to said thin film transistor simultaneously made into an ON state from the data line while considering it as an ON state, using a gating signal to a thin film transistor as highlevel.

[Claim 2]A drive method of the liquid crystal display according to claim 1 in which said arbitrary cycles are frame periods.

[Claim 3]A thin film transistor is connected to each pixel which consists of liquid crystals as a switching element, In a drive method of an interlace system of an active matrix type liquid crystal display which connects a gate electrode of said thin film transistor to a scanning line, and connects sauce or a drain electrode to the data line, While making high-level a gating signal to a thin film transistor of every other scanning line with a field period and making all the thin film transistors of every other scanning line of said into an ON state, A drive method of a liquid crystal display impressing a reset signal or a signal of a prescribed voltage level to a thin film transistor simultaneously made into an ON state from the data line.

[Claim 4]A thin film transistor is connected to each pixel which consists of liquid crystals as a switching element, Connect a gate electrode of said thin film transistor to a scanning line, and sauce or a drain electrode in a drive method of an interlace system of an active matrix type liquid crystal display linked to the data line a horizontal scanning period cycle, While making high-level a gating signal to a thin film transistor and making this thin film transistor into an ON state so that an indicative data in front of 1 scanning line and/or after 1 scanning line may be

reset at least, A drive method of a liquid crystal display impressing a reset signal or a signal of a prescribed voltage level to a thin film transistor simultaneously made into an ON state from said data line.

[Translation done.]

* NOTICES *

JPO and INPIT are not responsible for any damages caused by the use of this translation.

- 1. This document has been translated by computer. So the translation may not reflect the original precisely.
- 2.**** shows the word which can not be translated.
- 3.In the drawings, any words are not translated.

DETAILED DESCRIPTION

[Detailed Description of the Invention]

[0001]

[Industrial Application]In the drive method of an interlace system, especially this invention relates to the drive method of the liquid crystal display provided with the step refreshed for a display for every fixed time of a certain about the drive method of an active-matrix type liquid crystal display.

[0002]

[Description of the Prior Art] <u>Drawing 6</u> is a figure showing the equivalent circuit of a well-known common active matrix type liquid crystal display from before.

[0003]In this liquid crystal display, the pixel 1 is arranged at the matrix form of nxm (n and m are integers), and the thin film transistor (following, TFT) 2 as a switching element is connected to each pixel. In drawing 6, 3 shows a counterelectrode and 4 shows auxiliary storage capacitance.

[0004]The gate electrode of TFT arranged at matrix form is connected to scanning line $X_1 - X$

'n

This scanning line $X_1 - X_n$ are connected to the gate driver 5.

The gate driver 5 has a shift register and an output buffer, and has a latch further if needed. [0005]On the other hand, data-line $Y_1 - Y_m$ are connected to the drain electrode of each TFT.

Data-line $Y_1 - Y_m$ are connected to the drain driver 6. The drain driver 6 has a shift register, a sample hold circuit, and an output buffer.

[0006] The above-mentioned liquid crystal display is usually driven by the method called the line sequential drive. Namely, a high-level gating signal is given to which scanning line from the gate driver 5, All the TFT2 on the scanning line beside one line are simultaneously made into an ON state, and it is driving by writing predetermined data (signal level) in TFT2 made

into the ON state in the state from the drain driver 6.

[0007]Below, the driving principle of the above-mentioned liquid crystal display is explained more at details.

- (1) First, with the gate driver 5, impress gate pulse voltage to data-line $X_1 X_m$ one by one, and make into an ON state TFT2 connected to each line for every line.
- [0008](2) In the sequence side, the signal level sampled with the predetermined cycle from the drain driver 6 is held by the line memory.
- (3) Make it synchronize with impression of gate pulse voltage (in consideration of gate delay, the phase is shifted in practice), and supply a signal level to data-line $Y_1 Y_m$ from the abovementioned line memory.
- [0009](4) The signal supplied to the data line from the line memory is written in the pixel on the scanning line with which gate pulse voltage was impressed, i.e., the pixel on the intersection of the selected scanning line and data line.
- [0010](5) Electric capacity is provided in the pixel and a signal level is accumulated in this capacity. Although this capacity comprises a picture element electrode, the counterelectrode 3, and a liquid crystal material, it forms the auxiliary storage capacitance 4 in the electric capacity of this liquid crystal, and parallel in many cases as shown in drawing 6.
- [0011](6) If gate pulse voltage moves to the following scanning line, pixel TFT2 will be electrically made into an OFF state, and the data line and a picture element electrode will be separated. Therefore, the electric charge accumulated in the pixel will be held until gate pulse voltage is impressed in the following frame, the voltage between counter electrode potential and picture element electrode potential will continue being impressed to a liquid crystal, and the semi- static drives of the liquid crystal will be carried out.
- [0012]Drawing 7 is a figure showing the circuitry of the above-mentioned gate driver. This circuit is a simple shift register and comprises an inverter and a clocked inverter. TFT2 connected to each line for every line is made into an ON state one by one by repeating the shift action according to clock signal CK by this circuit, as shown in drawing 8.
- [0013] <u>Drawing 9</u> is a circuit diagram for explaining the drain driver 6. This circuit has the shift register 6a, the sample hold circuit 6b, and output BAAFFA 6c.
- [0014]As shown in <u>drawing 10</u>, by the sampling pulse which is an output (a figure S.R.out1-m) of the shift register 6a, operation of the drain driver 6 samples an input signal (video signal), and stores the sampled data in a sample holding capacitor. After repeating this sample hold operation by one line, the data for 1 data line is supplied to a liquid crystal display panel all at once by the output enable signal in sync with the operation timing of the gate driver 5. [0015]

[Problem(s) to be Solved by the Invention]When the interlace drive of the above-mentioned liquid crystal display was carried out, there was a problem that the resolution of an animation

fell.

[0016]in order to make light emit by irradiating a fluorescent substance with an electron beam in a cathode-ray tube (CRT) -- the persistence characteristic -- about 2 -- it is about m seconds and the image of a previous field is eliminated. On the other hand, in the above-mentioned liquid crystal display, even after TFT2 is made into an OFF state, voltage continues being impressed to a liquid crystal and the transmitted light of a liquid crystal hardly carries out a temporal change. That is, the image of the previous field remained harder [which has a memory function], and the liquid crystal had become a cause by which this reduced the resolution of an animation.

[0017]Namely, it will be in the state where the picture written in the odd number field is displayed also at the time of an even number field, When the picture of an odd number field and an even number field would be simultaneously displayed on within a time [of the 1 field] and it was displayed, the picture, i.e., the animation, which move in 1 field, resolution could not but fall according to the residual image phenomenon. Especially, by Hi-Vision specification, horizontal scan frequency is 33.75 kHz and field frequency is 60 Hz, Since a horizontal scanning is carried out more at high speed compared with NTSC system (horizontal scan frequency is 15.74 kHz and field frequency is 59.94 Hz), the above-mentioned residual image phenomenon poses a problem more.

[0018]Hi-Vision specification is taken for an example and the fall phenomenon of the above-mentioned resolution is explained more concretely. When the pixel number of the perpendicular direction of HD liquid crystal display is set to 1024 (namely, n= 1024), as shown in <u>drawing 11</u> (a) and (b), in an interlace drive. First, a scanning line is scanned in order of 1, 3, 5, 7, --1021-1023, and then a scanning line is scanned in order of 2, 4, 6, 8, --1022-1024 in an even number field in an odd number field. Therefore, since the scan of the same horizontal line, i.e., a scanning line, is performed for every (1 / 30 seconds) frame as shown in <u>drawing 12</u>, the writing time of the data to a pixel will be 1 / 30 seconds. For this reason, since the picture of a previous field is held as a following field term period residual image phenomenon, the resolution of the animation which moves within 1 / 30 seconds falls.

[0019]On the other hand, the two-line simultaneous driving method which also scans the adjoining line which holds the afterimage to the same timing as the scanning line which should be scanned essentially is proposed. In this method, as shown in <u>drawing 14</u> and <u>drawing 15</u>, since the data writing cycle to a pixel turns into a field period (1 / 60 seconds) of 1/2 from the conventional frame period (1 / 30 seconds), it is lost that the picture of a previous field appears of it in the next field.

[0020]However, in the two-line simultaneous driving method, although a residual image phenomenon can be canceled, since the same data as two lines will be written in, a still picture will also cause the fall of vertical definition. Therefore, as shown in drawing 15, the variable

pair method which changes the combination of two lines which carries out a simultaneous scan for every field is proposed.

[0021]Also in [in this method, as shown in <u>drawing 13 (a)</u> and (b), in an odd number field, two lines is scanned at a time in order of 1, 1, 3 and 3 of <u>drawing 13 (a)</u> and --1023-1023, and] an even number field, As shown in <u>drawing 13 (b)</u>, two lines was simultaneously scanned at a time like 2, 2, 4, 4, --1022-1022, and 1024, but the fall of vertical definition was not avoided as compared with the time of an interlace drive.

[0022]Without canceling the fault of the method of driving the conventional liquid crystal display mentioned above, and reducing vertical definition, the purpose of this invention abolishes the residual image phenomenon of an animation further, raises animation resolution, and there is in providing the driving method which makes it possible to acquire a high-definition picture. [0023]

[Means for Solving the Problem] This invention is accomplished that an aforementioned problem should be solved, and refreshes for it namely, initializes a display for every fixed time of a certain in an interlace system.

[0024]Namely, cycles arbitrary [within a period shorter than a frame period] when driving a liquid crystal display, For example, arbitrary cycles which fulfill a frame period, a field period, or the above-mentioned conditions, A gating signal of all the TFT(s) of one line is made high-level, all TFT of one lines is made into an ON state, a signal level of a reset signal or a constant level is simultaneously impressed to a column electrode, and a display is refreshed (initialization).

[0025]Namely, the invention according to claim 1 connects a thin film transistor to each picture element which consists of liquid crystals as a switching element, In a drive method of an interlace system of an active matrix type liquid crystal display which connects a gate electrode of said thin film transistor to a scanning line, and connects sauce or a drain electrode to the data line, arbitrary cycles in a frame period, While considering it as an ON state, using a gating signal to all the thin film transistors of one line as high-level, it is a drive method of a liquid crystal display impressing a reset signal or a signal of a prescribed voltage level to said thin film transistor simultaneously made into an ON state from the data line.

[0026]Arbitrary cycles are good [it is a period in the above-mentioned frame period, and] for claim 2 also as a field period like a statement like [it is good also as a frame period, or] a statement to claim 3, as mentioned above, and it is still better for claim 4 also as a horizontal scanning period cycle like a statement.

[0027]In refreshing a display with a field period, A reset signal or a signal of a prescribed voltage level is impressed to the TFT according to claim 3 which made high-level a gating signal of TFT of every other scanning line like, made an ON state all the TFT(s) of every other scanning line, and was simultaneously made into an ON state from the data line.

[0028]In refreshing a display a horizontal scanning period cycle, While making a gating signal to TFT high-level and making TFT into an ON state so that an indicative data in front of 1 scanning line and/or after 1 scanning line may be reset at least, voltage of a reset signal or a prescribed voltage level is impressed to TFT simultaneously made into an ON state from the data line.

[0029]

[Function]In the invention of a statement of claim 1-4, the arbitrary cycles, for example, the frame period, field period, or horizontal scanning period cycle in a frame period, predetermined TFT is made into an ON state, a reset signal or the signal of a prescribed voltage level is impressed to TFT made into the ON state, and a display is refreshed. Therefore, the picture of a previous field will be eliminated by the above-mentioned reset signal or the signal of a prescribed voltage level. Therefore, the residual image phenomenon at the time of an animation can be abolished, without reducing the degree of vertical image. [0030]

[Example] Drawing 1 is a block diagram for explaining the active-matrix type liquid crystal display driven according to one example of this invention. The pixel is arranged at the matrix form of nxm like the liquid crystal display shown in drawing 6 on the liquid crystal display panel 11.

And TFT as a switching element is connected to each pixel.

And the scanning line of n book is connected to the gate drivers 5A and 5B.

The gate electrode of TFT connected to the pixel of the line is connected to each scanning line.

Similarly, the data line of n book is connected to the drain drivers 6A and 6B.

The drain electrode of TFT of the sequence is connected to each data line.

[0031]The above-mentioned gate drivers 5A and 5B and the drain drivers 6A and 6B are constituted like the gate driver 5 and the drain driver 6 more publicly known than the former mentioned above.

[0032]The drive method of this example makes high-level the specific output of the gate drivers 5A and 5B in the block diagram of drawing 1 with the reset signal generated to arbitrary cycles and timing, While making all the TFT(s) of the selected line into an ON state, it supplies to the liquid crystal display panel 11 from the drain drivers 6A and 6B, the voltage signal, i.e., the reset data signal, of a constant level. Namely, in order to supply a reset signal and a reset data signal as mentioned above, Between a video signal input end, the gate drivers 5A and 5B and the drain driver 6A, and 6B, It has the feature to have the switching circuit which connected the inverter 12 and the switching elements 13-16, and other circuitry is the same as that of an active-matrix type liquid crystal display more publicly known than before.

[0033]The switching elements 13 and 15 are connected to the video signal input end in the above-mentioned switching circuit. A video signal is given to the drain drivers 6A and 6B when the switching elements 13 and 15 are made into an ON state.

[0034]On the other hand, if a reset signal is supplied, by this reset signal, the switching elements 13 and 15 will be made into non-switch-on, and a video signal will be intercepted. Simultaneously, while a reset signal is given to the gate drivers 5A and 5B and the drain drivers 6A and 6B, the switching elements 14 and 16 are made into switch-on, and the reset data signal of a fixed voltage level is given to the drain drivers 6A and 6B.

[0035]Next, as the 1st example of this invention, in the circuitry which has the above-mentioned switching circuit, when driving a HDTV video signal with an interlace system, it explains per. In this example, the above-mentioned reset signal is given for every field period, and a display is refreshed for every field period.

[0036]With reference to <u>drawing 2</u>, with the reset signal set as the vertical retrace line of an input video signal, all the outputs of the gate driver of an odd line or an even line are made into a high state, and all the TFT(s) connected to the scanning line in every other line are made into an ON state. In this case, since a reset data signal is supplied to the drain drivers 6A and 6B, the voltage according to a reset data signal is given to TFT made into the ON state from the data line, and a display is initialized.

[0037]In this case, although a display can be initialized in which state of a white display, a halftone display, or a black display by choosing the voltage level of a reset data signal, Anyway, it is required to give sufficient reset data signal to clear the indicative data currently written in before. Therefore, the signal of the fixed voltage level in this invention means the signal of the voltage level which can clear the indicative data written in before as mentioned above.

[0038]When the indicative data written in before makes it clear, it is lost that the display of the next field and the display of the front field are displayed simultaneously. Therefore, like the case of the display by CRT, the residual image phenomenon at the time of an animation can be abolished, and animation resolution can be raised.

[0039]And in the two-line simultaneous driving method, since the same data as two lines was written in, the fall of vertical definition had been caused, but in this example, in order not to write in the same data as two lines, it is hard to produce the fall of vertical definition.

[0040]In the above-mentioned example, although the display was refreshed for every field period, how to reset just before writing in new data for every line in addition to the method of eliminating the data of a previous field all at once can be considered. It may reset every [not every line but] several lines. Such the 2nd - the 4th example are described with reference to drawing 3 - drawing 5.

[0041]Drawing 3 shows the 2nd example that resets a display with a frame period. That is,

reset-signal A is supplied at the time of a frame change rate, and all the displays of an odd line and an even line are refreshed in a vertical-retrace-line period by it.

[0042]In the 3rd example shown in drawing 4, the display before one line is reset to timing just before writing in a regular indicative data. That is, just before making each scanning lines G1-G1024 into an ON state, a reset signal is supplied, and the display before one line is reset. For example, the display of the pixel connected to before [G1] one line (i.e., a scanning line) just before the scanning line G2 is made into an ON state and written in is reset. Therefore, since the display is always reset when a regular indicative data is written in each scanning lines G1-G1024, the residual phenomenon of an animation as well as the case where it is the 1st example of the above can be abolished, and the fall of vertical definition is not caused, either. [0043]In the 4th example of drawing 5, the display of the scanning line in front of one line and the scanning line after one line is reset to timing just before writing in the same regular indicative data. In drawing 5, W makes the scanning line of relevance high-level, TFT of the line of this scanning line is made into an ON state, and writing timing is shown for data from TFT connected to this scanning line. R supplies the above-mentioned reset signal and shows the timing refreshed for the display of the pixel connected to the scanning line of relevance to the timing which gives a reset data signal and is shown by R.

[0044]For example, just before the timing which gives the gating signal which makes an ON state all the TFT(s) connected to scanning line G3 within the odd number field period, The above-mentioned reset signal is given to the scanning line G2 in front of one line, and the scanning line G4 after one line, and the display of the pixel to which the scanning line G2 in front of one line and the scanning line G4 after one line were connected is refreshed.

Therefore, in the even number field period, TFT connected to the scanning lines G2 and G4 is made into an ON state, and when adding and writing a data signal in TFT made into the ON state, the pre- display is cleared certainly. Therefore, like the 1st example, since the picture of a previous field is eliminated certainly, the residual phenomenon at the time of an animation can be abolished, animation resolution can be raised, and it is further hard to produce the fall of vertical definition.

[0045]Although the display of the pixel connected to the scanning line in front of one line and the scanning line after one line just before writing a regular indicative data in the pixel connected to a certain scanning line was reset in the example described with reference to drawing 5, The display of the pixel connected to three or more scanning lines may be reset simultaneously.

[0046]Although it was premised on HDTV specification, each above-mentioned example can raise animation resolution like the above, without reducing vertical definition, when displaying an image with NTSC system.

[0047]

[Effect of the Invention]According to this invention, to the arbitrary cycles 2 in a frame period, for example, a claim, like a statement with a frame period. The display of the pixel according to claim 3 connected to the scanning line before and behind the scanning line of the line according to claim 4 which writes [horizontal scanning period cycle] in a regular indicative data at least like with the field period like can be refreshed, therefore the picture of a previous field can be offered. Therefore, without reducing vertical definition, the residual image phenomenon at the time of an animation can be abolished, and animation resolution can be raised.

[0048]Therefore, it becomes possible to acquire the high-definition picture excellent in especially animation resolution.


[Translation done.]

* NOTICES *


JPO and INPIT are not responsible for any damages caused by the use of this translation.


- 1. This document has been translated by computer. So the translation may not reflect the original precisely.
- 2.**** shows the word which can not be translated.
- 3.In the drawings, any words are not translated.

DRAWINGS





[Drawing 2]








[Drawing 3]





















| [Drawing 5] 奇数フィールド | 偶数フィールド | _ |
|----------------------|------------|---------|
| G1 — ЛW | ПВ | |
| G2 — MR | | |
| G3 NW | | |
| 64 — MR | | <u></u> |
| G5 | | |
| G6NR | | |
| G7 — | <u> </u> | |
| G8 | η <u>Ψ</u> | |
| | | |
| G1O | | |


[Drawing 6]

















[Translation done.]

(19)日本国特許庁 (JP) (12) 公開特許公報(A)

(11)特許出願公開番号

特開平7-140933

(43)公開日 平成7年(1995)6月2日

| (51) Int.Cl. ⁶ | | 識別記号 | 庁内整理番号 | FΙ | 技術表示箇所 |
|---------------------------|-------|-------|--------|----|--------|
| G 0 9 G | 3/36 | | | | |
| G 0 2 F | 1/133 | 5 5 0 | | | |


| | | 審査請求 | 未請求 請求項の数4 OL (全 9 頁) | | |
|----------|------------------|---------|---|--|--|
| (21)出願番号 | 特願平5-286650 | (71)出願人 | 000001889 三洋電機株式会社 | | |
| (22)出願日 | 平成5年(1993)11月16日 | (72)発明者 | 大阪府守口市京阪本通2丁目5番5号)発明者 丸下 裕 大阪府守口市京阪本通2丁目5番5号 三 洋電機株式会社内 | | |
| | | (74)代理人 | 弁理士 目次 誠 (外1名) | | |
| | | | | | |

(54)【発明の名称】 液晶表示装置の駆動方法

(57)【要約】

【目的】 アクティブマトリックス型液晶表示装置にお いて、垂直解像度を低下させることなく、動画解像度を 高め、高品位の画像を得ることを可能とする駆動方法を 提供する。

【構成】 アクティブマトリックス型液晶表示パネル1 1を駆動するに際し、リセット信号をフレーム期間内の 任意の周期でゲートドライバ5A, 5Bに供給し、少な くとも1行の薄膜トランジスタへのゲート信号をハイレ ベルとして薄膜トランジスタをオン状態とし、同時にリ セット信号または任意の一定電圧レベルのリセットデー 夕信号を印加することにより、オン状態とされている薄 膜トランジスタに接続されている画素の表示をリフレッ シュする液晶表示装置の駆動方法。



1

【特許請求の範囲】

【請求項1】 液晶よりなる各画素にスイッチング素子 として薄膜トランジスタを接続してなり、前記薄膜トラ ンジスタのゲート電極を走査線に接続し、ソースまたは ドレイン電極をデータ線に接続してなるアクティブマト リックス型液晶表示装置のインタレース方式の駆動方法 において、

フレーム周期内の任意の周期で、薄膜トランジスタへの ゲート信号をハイレベルとしてオン状態とするととも に、同時にオン状態とされた前記薄膜トランジスタにデ 10 ファーを有し、必要に応じてさらにラッチを有する。 ータ線からリセット信号または所定電圧レベルの信号を 印加することを特徴とする、液晶表示装置の駆動方法。

【請求項2】 前記任意の周期がフレーム周期である、 請求項1に記載の液晶表示装置の駆動方法。

【請求項3】 液晶よりなる各画素にスイッチング素子 として薄膜トランジスタを接続してなり、前記薄膜トラ ンジスタのゲート電極を走査線に接続し、ソースまたは ドレイン電極をデータ線に接続してなるアクティブマト リックス型液晶表示装置のインタレース方式の駆動方法 において、

フィールド周期で一走査線おきの薄膜トランジスタへの ゲート信号をハイレベルとし、前記一走査線おきのすべ ての薄膜トランジスタをオン状態とするとともに、同時 にオン状態とされた薄膜トランジスタにデータ線よりリ セット信号または所定電圧レベルの信号を印加すること を特徴とする、液晶表示装置の駆動方法。

【請求項4】 液晶よりなる各画素にスイッチング素子 として薄膜トランジスタを接続してなり、前記薄膜トラ ンジスタのゲート電極を走査線に接続し、ソースまたは ドレイン電極をデータ線に接続してなるアクティブマト 30 モリにホールドされている。 リックス型液晶表示装置のインタレース方式の駆動方法 において、

水平走査期間周期で、少なくとも一走査線前及び/また は一走査線後の表示データをリセットするように、薄膜 トランジスタへのゲート信号をハイレベルとし、該薄膜 トランジスタをオン状態とするとともに、同時にオン状 態にされた薄膜トランジスタに前記データ線からリセッ ト信号または所定電圧レベルの信号を印加することを特 徴とする、液晶表示装置の駆動方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、アクティブマトリック ス型の液晶表示装置の駆動方法に関し、特に、インタレ ース方式の駆動方法において、ある一定期間毎に表示を リフレッシュするステップを備えた液晶表示装置の駆動 方法に関する。

[0002]

【従来の技術】図6は、従来より周知の一般的なアクテ ィブマトリックス型液晶表示装置の等価回路を示す図で ある。

【0003】この液晶表示装置では、画素1がn×m (n, mは整数)のマトリックス状に配置されており、 各画素にスイッチング素子としての薄膜トランジスタ (以下、TFT) 2が接続されている。なお、図6にお いて、3は対向電極を、4は補助蓄積容量を示す。

【0004】マトリックス状に配置されているTFTの ゲート電極は、走査線 $X_1 \sim X$ 。に接続されており、該 走査線X1~X。はゲートドライバ5に接続されてい る。ゲートドライバ5は、シフトレジスタ及び出力バッ

【0005】他方、各TFTのドレイン電極に、データ 線 Y 、 ~ Y 。 が接続されている。データ線 Y 、 ~ Y 。は、ドレインドライバ6に接続されている。ドレイン ドライバ6は、シフトレジスタ、サンプルホールド回路 及び出力バッファーを有する。

【0006】上記液晶表示装置は、通常、線順次駆動と 称されている方法で駆動される。すなわち、ゲートドラ イバ5から何れかの走査線にハイレベルのゲート信号を 与え、横1行の走査線上のすべてのTFT2を同時にオ 20 ン状態とし、その状態でオン状態とされたTFT2に、 ドレインドライバ6から所定のデータ(信号電圧)を書 き込むことにより駆動されている。

【0007】上記液晶表示装置の駆動原理を、以下にお いてより詳細に説明する。

(1) まず、ゲートドライバ5により、データ線X₁~ X』に順次ゲートパルス電圧を印加し、行毎に各行に接 続されたTFT2をオン状態とする。

【0008】(2)列側では、ドレインドライバ6から 所定の周期でサンプリングされた信号電圧が、ラインメ

(3) ゲートパルス電圧の印加に同期させて(実際はゲ ート遅延を考慮し位相をシフトさせている)、信号電圧 を上記ラインメモリからデータ線Y1~Y。 に供給す

【0009】(4) ラインメモリからデータ線に供給さ れた信号は、ゲートパルス電圧が印加された走査線上に ある画素、すなわち、選択された走査線とデータ線との 交点にある画素のみに書き込まれる。

【0010】(5) 画素には電気容量が設けられてお 40 り、信号電圧は、この容量に蓄積される。この容量は、 画素電極と対向電極3と液晶材料とで構成されるが、図 6に示されているように、この液晶の静電容量と並列に 補助蓄積容量4を設けることが多い。

【0011】(6)ゲートパルス電圧が次の走査線に移 ると、画素TFT2は電気的にオフ状態とされ、データ 線と画素電極とが切り離される。従って、画素に蓄積さ れた電荷は、次のフレームにおいてゲートパルス電圧が 印加されるまで保持され、液晶に対向電極電位と画素電 極重位との間の電圧が印加され続け、液晶が準スタティ 50 ック駆動されることになる。

[0012] 図7は、上記ゲートドライバの回路構成を 示す図である。この回路は単純なシフトレジスタであ り、インパータ及びクロックドインパータで構成されて いる。この回路により、図8に示すように、クロック信 号CKに応じたシフト動作を繰り返すことにより、各行 毎に各行に接続されたTFT2が順次オン状態とされ る。

【0013】図9は、ドレインドライパ6を説明するた めの回路図である。この回路は、シフトレジスタ6a と、サンプルホールド回路6 bと、出力パァッファー6 10 c とを有する。

【0014】ドレインドライバ6の動作は、図10に示 すように、シフトレジスタ6aの出力(図ではS.R. out1~m)であるサンプリングパルスで入力信号 (ビデオ信号) をサンプリングし、サンプリングしたデ ータをサンプルホールドコンデンサに蓄える。このサン プルホールド動作を、1ライン分繰り返した後、ゲート ドライバ5の動作タイミングに同期した出力イネーブル 信号により、一斉に1データ線分のデータが液晶表示パ ネルに供給される。

[0015]

【発明が解決しようとする課題】上記液晶表示装置をイ ンタレース駆動する場合、動画の解像度が低下するとい う問題があった。

【0016】陰極線管 (CRT) では、蛍光体に電子線 を照射することにより発光させているため、その残光特 性は約2m秒程度であり、前フィールドの像が消去され る。これに対し、上記液晶表示装置では、TFT2がオ フ状態とされた後も、液晶に電圧が印加され続け、液晶 メモリ機能を有するがために、前フィールドの像が残 り、これが動画の解像度を低下させる原因となってい

【0017】すなわち、奇数フィールドに書き込まれた 画像が偶数フィールド時にも表示されたままの状態とな り、1フィールドの時間内に奇数フィールド及び偶数フ ィールドの画像が同時に表示されることになり、1フィ ールド内で移動する画像すなわち動画を表示した場合に は、残像現象により解像度が低下せざるを得なかった。 特に、ハイビジョン仕様では、水平走査周波数が33. 75kHz, フィールド周波数が60Hzであり、NT SC方式(水平走査周波数が15. 74kH2、フィー ルド周波数が59.94Hz)に比べて、より高速で水 平走査されるため、上記残像現象がより問題となってい る。

【0018】ハイビジョン仕様を例にとり、上記解像度 の低下現象をより具体的に説明する。HD液晶表示装置 の垂直方向の画素数を1024 (すなわち、n=102 4) とした場合、図11(a)及び(b) に示すよう に、インタレース駆動では、まず奇数フィールドで走査 50 【0025】すなわち、請求項1に記載の発明は、液晶

線を1, 3, 5, 7, …1021, 1023の順に走査 し、次に偶数フィールドにおいて走査線を2,4,6, 8. …1022, 1024の順に走査する。従って、図 12に示すように、同一水平ラインすなわち走査線の走 査は、1フレーム毎 (1/30秒) に行われるため、画 素へのデータの書き込み時間は1/30秒となる。この ため、前フィールドの画像が、次のフィールド期間中残 像現象として保持されるので、1/30秒以内に移動す る動画の解像度が低下する。

【0019】これに対し、本来走査すべき走査線と同一 のタイミングで残像を保持している隣接ラインも走査す る2ライン同時駆動法が提案されている。この方式で は、図14及び図15に示すように、画素へのデータ書 き込み周期は、従来のフレーム周期(1/30秒)から 1/2のフィールド周期 (1/60秒) となるため、前 フィールドの画像が次のフィールドには現れることがな くなる。

【0020】しかしながら、2ライン同時駆動法では、 残像現象は解消し得るものの、2本のラインに同じデー 20 夕を書き込むことになるため、静止画でも垂直解像度の 低下を招くことになる。よって、図15に示すように、 フィールド毎に同時走査する2ラインの組み合わせを替 える可変ペア方式が提案されている。

【0021】この方式では、図13(a), (b) に示 すように、奇数フィールドにおいて図13(a)の1, 1、3、3、…1023、1023の順に2ラインずつ 走査され、かつ偶数フィールドにおいても、図13 (b) に示すように 2, 2, 4, 4, … 1022, 10 22,1024のように2ラインずつ同時に走査される の透過光がほとんど時間変化しない。すなわち、液晶が 30 が、インタレース駆動時と比較すると、垂直解像度の低 下は避けられなかった。

> 【0022】本発明の目的は、上述した従来の液晶表示 装置の駆動法の欠点を解消し、垂直解像度を低下させる ことなく、さらに動画の残像現象をなくし、動画解像度 を向上させ、高品位の画像を得ることを可能とする駆動 法を提供することにある。

[0023]

【課題を解決するための手段】本発明は、上記課題を解 決すべく成されたものであり、インタレース方式におい 40 て、ある一定期間ごとに表示をリフレッシュすなわちイ ニシャライズすることを特徴とするものである。

【0024】すなわち、液晶表示装置の駆動に際し、フ レーム周期よりも短い期間内の任意の周期で、例えばフ レーム周期、フィールド周期または上記条件を満たす任 意の周期で、1行のすべてのTFTのゲート信号をハイ レベルとし、1行すべてのTFTをオン状態とし、同時 に列電極にリセット信号または一定レベルの信号電圧を 印加し、表示をリフレッシュ(イニシャライズ)するこ とを特徴とする。

よりなる各絵素にスイッチング素子として薄膜トランジ スタを接続してなり、前記薄膜トランジスタのゲート電 極を走査線に接続し、ソースまたはドレイン電極をデー タ線に接続してなるアクティブマトリックス型液晶表示 装置のインタレース方式の駆動方法において、フレーム 周期内の任意の周期で、1行のすべての薄膜トランジス タへのゲート信号をハイレベルとしてオン状態とすると ともに、同時にオン状態とされた前記薄膜トランジスタ にデータ線からリセット信号または所定電圧レベルの信 法である。

【0026】上記フレーム周期内の期間であってかつ任 意の周期とは、上述したように、例えば請求項2に記載 のようにフレーム周期としてもよく、あるいは請求項3 に記載のようにフィールド周期としてもよく、さらに請 求項4に記載のように水平走査期間周期としてもよい。

【0027】フィールド周期で表示をリフレッシュする 場合には、請求項3に記載のように一走査線おきのTF Tのゲート信号をハイレベルとし、一走査線おきのすべ てのTFTをオン状態とし、同時にオン状態とされたT 20 FTにデータ線からリセット信号または所定電圧レベル の信号を印加する。

【0028】また、水平走査期間周期で表示をリフレッ シュする場合には、少なくとも一走査線前及び/または 一走査線後の表示データをリセットするように、TFT へのゲート信号をハイレベルとし、TFTをオン状態と するとともに、同時にオン状態にされたTFTにデータ 線からリセット信号または所定電圧レベルの電圧を印加 する。

[0029]

【作用】請求項1~4の記載の発明では、フレーム周期 内の任意の周期、例えばフレーム周期、フィールド周期 または水平走査期間周期で、所定のTFTがオン状態と され、オン状態とされたTFTにリセット信号または所 定電圧レベルの信号が印加され、表示がリフレッシュさ れる。従って、前フィールドの画像が上記リセット信号 または所定電圧レベルの信号により消去されることにな る。よって、垂直像度を低下させることなく、動画時の 残像現象をなくすことができる。

[0030]

【実施例の説明】図1は、本発明の一実施例により駆動 されるアクティブマトリックス型の液晶表示装置を説明 するためのプロック図である。液晶表示パネル11上に は、図6に示した液晶表示装置と同様に、n×mのマト リックス状に画素が配置されており、かつ各画素にスイ ッチング素子としてのTFTが接続されている。そし て、ゲートドライバ5A、5Bには、n本の走査線が接 統されており、各走査線にその行の画素に接続されたT FTのゲート電極が接続されている。同様に、ドレイン ドライバ6A、6Bには、n本のデータ線が接続されて 50 表示の何れかの状態に表示をイニシャライズすることが

おり、各データ線には、その列のTFTのドレイン電極 が接続されている。

【0031】上記ゲートドライバ5A,5B及びドレイ ンドライバ6A, 6Bは、前述した従来より公知のゲー トドライバ5及びドレインドライバ6と同様に構成され ている。

【0032】本実施例の駆動方法は、図1のプロック図 において、任意の周期及びタイミングで発生するリセッ ト信号によりゲートドライバ5A、5Bの特定の出力を 号を印加することを特徴とする、液晶表示装置の駆動方 10 ハイレベルとし、選択された行のすべてのTFTをオン 状態とするとともに、一定レベルの電圧信号すなわちり セットデータ信号をドレインドライバ6A,6Bから液 晶表示パネル11に供給する。すなわち、リセット信号 及びリセットデータ信号を上記のように供給するため に、ビデオ信号入力端とゲートドライバ5A,5B及び ドレインドライバ6A, 6B間に、インバータ12及び スイッチング素子13~16を接続した切り換え回路を 有することに特徴を有し、その他の回路構成は従来より 公知のアクティブマトリックス型の液晶表示装置と同様 である。

> 【0033】上記切り換え回路では、ビデオ信号入力端 に、スイッチング素子13,15が接続されている。ス イッチング素子13,15がオン状態とされた場合に は、ビデオ信号がドレインドライバ6A,6Bに与えら わる.

【0034】他方、リセット信号が供給されると、該リ セット信号により、スイッチング素子13及び15が非 導通状態とされ、ビデオ信号が遮断される。同時に、リ セット信号がゲートドライバ5A, 5B及びドレインド 30 ライバ6A, 6Bに与えられるとともに、スイッチング 素子14,16が導通状態とされ、一定電圧レベルのリ セットデータ信号がドレインドライバ6A,6Bに与え られる。

【0035】次に、本発明の第1の実施例として、上記 切り換え回路を有する回路構成において、HDTV映像 信号をインタレース方式で駆動する場合につき説明す る。本実施例では、上記リセット信号がフィールド周期 毎に与えられ、フィールド周期毎に表示がリフレッシュ

【0036】図2を参照して、入力ビデオ信号の垂直帰 線に設定したリセット信号により、奇数ラインまたは偶 数ラインのゲートドライバの出力をすべてハイ状態と し、1ラインおきの走査線に接続されたすべてのTFT をオン状態とする。この場合、リセットデータ信号がド レインドライバ6A、6Bに供給されるため、データ線 よりリセットデータ信号に応じた電圧がオン状態にされ たTFTに与えられ、表示がイニシャライズされる。

【0037】この場合、リセットデータ信号の電圧レベ ルを選択することにより、白表示、中間調表示または黒 7

できるが、何れにしても、前に書き込まれていた表示データをクリアするのに十分なリセットデータ信号が与えられることが必要である。従って、本発明における一定電圧レベルの信号とは、上記のように前に書き込まれた表示データをクリアし得る電圧レベルの信号をいう。

【0038】前に書き込まれた表示データがクリアさせることにより、次のフィールドの表示と前のフィールドの表示が同時に表示されることがなくなる。従って、CRTによる表示の場合と同様に、動画時の残像現象をなくすことができ、動画解像度を高めることができる。

【0039】しかも、2ライン同時駆動法では、2ラインに同じデータを書き込んでいたため、垂直解像度の低下を招いていたが、本実施例では、2ラインに同じデータを書き込まないため、垂直解像度の低下も生じ難い。

【0040】上記実施例では、フィールド周期毎に表示をリフレッシュしていたが、前フィールドのデータを一斉に消去する方法以外に、1ライン毎に新しいデータを書き込む直前にリセットする方法が考えられる。また、1ライン毎ではなく数ライン毎にリセットしてもよい。このような第2~第4の実施例を、図3~図5を参照して説明する。

【0041】図3は、フレーム周期で表示をリセットする第2の実施例を示す。すなわち、リセット信号Aをフレーム切り替わり時に供給し、それによって奇数ライン及び偶数ラインのすべての表示を垂直帰線期間でリフレッシュするものである。

【0042】また、図4に示す第3の実施例では、正規の表示データを書き込む直前のタイミングで1ライン前の表示をリセットする。すなわち、各走査線G1~G1024をオン状態とする直前にリセット信号を供給し、1ライン前の表示をリセットする。例えば、走査線G2がオン状態とされて書き込まれる直前に、1ライン前すなわち走査線G1に接続されている画素の表示がリセットされる。従って、各走査線G1~G1024に正規の表示データが書き込まれる際には、常に表示がリセットされているため、上記第1の実施例の場合と同様に動画の残存現象をなくすことができ、かつ垂直解像度の低下も引き起こさない。

【0043】図5の第4の実施例では、同じく正規の表示データを書き込む直前のタイミングで、1ライン前の 40 走査線及び1ライン後の走査線の表示をリセットする。 なお、図5において、Wは、該当の走査線をハイレベルとし、該走査線の行のTFTをオン状態とし、該走査線に接続されたTFTよりデータを書き込みタイミングを示す。またRは、上記リセット信号を供給し、リセットデータ信号を与えてRで示されるタイミングで該当の走査線に接続されている画素の表示をリフレッシュするタイミングを示す。

【0044】例えば、奇数フィールド期間内において、 【図6】従来のアクラ 走査線G3に接続されているすべてのTFTをオン状態 50 の等価回路を示す図。 8

とするゲート信号を与えるタイミングの直前に、1ライン前の走査線G2及び1ライン後の走査線G4に上記リセット信号を与え、1ライン前の走査線G2及び1ライン後の走査線G4の接続された画素の表示をリフレッシュする。従って、偶数フィールド期間において、走査線G2及びG4に接続されているTFTをオン状態とし、オン状態とされたTFTにデータ信号を加えて書き込む際には、前の表示が確実にクリアされている。よって、第1の実施例と同様に、前フィールドの画像が確実に消し去されるため、動画時の残存現象をなくし、動画解像度を高めることができ、さらに垂直解像度の低下も生じ難い。

【0045】図5を参照して説明した実施例では、ある 走査線に接続されている画素に正規の表示データを書き 込む直前に、1ライン前の走査線及び1ライン後の走査 線に接続されている画素の表示をリセットしていたが、 3本以上の走査線に接続されている画素の表示を同時に リセットしてもよい。

1 ライン毎ではなく数ライン毎にリセットしてもよい。 【0046】また、上記各実施例は、HDTV仕様を前このような第2~第4の実施例を、図3~図5を参照し 20 提としたが、NTSC方式で映像を表示する場合において説明する。 ても、上記と同様にして、垂直解像度を低下させること なく、動画解像度を高めることができる。

[0047]

【発明の効果】本発明によれば、フレーム周期内の任意の周期、例えば請求項2に記載のようにフレーム周期で、請求項3に記載のようにフィールド周期で、請求項4に記載のように水平走査期間周期で、少なくとも正規の表示データを書き込む行の走査線の前後の走査線に接続されている画素の表示をリフレッシュすることができ、従って前フィールドの画像を供することができる。よって、垂直解像度を低下させることなく、動画時の残像現象をなくし、動画解像度を高めることができる。

【0048】よって、特に動画解像度に優れた高品位の画像を得ることが可能となる。

【図面の簡単な説明】

【図1】本発明の実施例の駆動方法により駆動される液晶表示装置の回路構成を示すプロック図。

【図2】第1の実施例において表示をリセットするタイミングを示すタイミングチャート図。

【図3】本発明の第2の実施例において表示をリセット するタイミングを説明するためのタイミングチャート 図。

【図4】本発明の第3の実施例において表示をリセット するタイミングを説明するためのタイミングチャート 図。

【図5】本発明の第4の実施例において表示をリセット するタイミングを説明するためのタイミングチャート 図。

【図6】従来のアクティブマトリックス型液晶表示装置 の等価回路を示す図。

【図7】ゲートドライバの回路構成を説明するための回 路図。

【図8】ゲートドライバの動作を説明するためのタイミ ングチャート図。

【図9】ドレインドライバの回路構成を説明するための

【図10】ドレインドライバの動作を説明するためのタ イミングチャート図。

【図11】 (a) 及び(b) は、インタレース方式の走 査方法を説明するための図であり、(a) は奇数フィー 10 6A, 6B…ドレインドライバ ルドにおける走査を、(b)は偶数フィールドにおける 走査を示す図である。

【図12】インタレース方式における液晶への電圧印加 状態を説明するための図。

【図13】(a)及び(b)は、2ライン同時駆動方式 を説明するための模式図であり、a) は偶数フィールド 時、(b) は奇数フィールド時の走査方法を示す図。

10

【図14】2ライン同時駆動方式における液晶印加電圧 状態を説明するための図。

【図15】インタレース方式及び2ライン可変ペア同時 走査方式の駆動方法のタイミングチャートを示す図。

【符号の説明】

5A、5B…ゲートドライバ


11…液晶表示パネル


12…インパータ

13~16スイッチング素子


【図1】


【図7】








【図2】














【図9】

